• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    ZurIntegration von Niederspannungslogikelementen und Hochspannungsleistungselementenin ein und denselben Siliziumschaltkreis werden Chipbereiche mitunterschiedlichen Potentialen voneinander durch Trenngräben (trenches)dielektrisch isoliert. Um Spannungsüberhöhungen an scharfen Kanten desIsoliergrabenbodens zu vermeiden, werden diese durch eine einfacheVerfahrensweise abgerundet.
    公开号:DE102004017073A1
    申请号:DE200410017073
    申请日:2004-04-07
    公开日:2005-10-27
    发明作者:Uwe Dr. Eckoldt；Ralf Lerner；Thomas Oetzel
    申请人:X Fab Semiconductor Foundries GmbH；
    IPC主号:H01L21-762
    专利说明:
    [0001] ZurIntegration von Niederspannungslogikelementen und Hochspannungsleistungselementenin ein und demselben Siliziumschaltkreis ist es nötig, Chipbereichemit unterschiedlichen Potentialen voneinander zu isolieren. EineMöglichkeitdazu ist die sogenannte dielektrische Trenngraben-Isolation. Dabeiwird eine vertikal wirkende Isolation zwischen Bauelement und Substratdurch eine vergrabene isolierende Schicht (üblicherweise SiliziumdioxidSiO2 ; prinzipiellsind aber auch andere Schichten denkbar) realisiert. Eine lateralwirkende Isolation wird erreicht durch das Ätzen eines Grabens (trench)bis auf die vergrabene isolierende Schicht und ein anschließendes Wiederauffüllen diesestiefen Grabens mit isolierenden Schichten. Dabei kann auch nur einTeil des geätztenGrabens durch isolierende Materialien aufgefüllt werden, das restliche Auffüllen desGrabens kann dann auch durch leitende Füllschichten (z.B. Polysilizium)erfolgen. Durch sogenannte Planarisierungsschritte z.B. geignete Ätzverfahrenoder chemisch-mechanisches Polieren wird eine Einebnung der Oberfläche erreicht.Der allgemeine Stand der Technik für Isoliergräben ohne besondere Einflußnahme aufderen Kantengeometrie ist u.a. in den Schriften EP 1 184 902 A1 und EP 1 220 312 A1 dokumentiert.
    [0002] DieEntwicklung der fürdiese Zwecke eingesetzten SOI-Technologie ist durch den Trend zuhöherenSpannungen gekennzeichnet. An scharfen Grabenkanten des Isoliergrabenskommt es zu Spannungsüberhöhungen undbei höherenSpannungen in deren Folge zu Überschlägen. Umdas zu vermeiden, müssendie Kanten des Isoliergrabens in ihrer Form verändert werden.
    [0003] Inder Patentschrift US 2002/0025654 14, 15A und 15B isteine Isoliergrabenstruktur gezeigt, bei der die entsprechenden Kantenabgeschrägtsind. Damit werden Feldstärkespitzenan den Siliziumkanten verringert. Eine genauere Beschreibung derHerstellungsmethode erfolgt dort nicht. Aus der gezeigten Strukturkann gefolgert werden, daß dieAbschrägungzu Beginn und Ende der eigentlichen Ätzung des Isoliergrabens vorgenommenwurde. Dies bedarf aber eines sehr komplizierten und schwierig zukontrollierenden Ätzprozesses.
    [0004] DerErfindung liegt die Aufgabe zugrunde, eine einfache Verfahrensweisezur Abrundung der Grabenkante des Isoliergrabens an der kritischen Stelledes Übergangesder Grabenwandung zum Grabenboden, d.h. zur horizontal verlaufendenIsolationsschicht anzugeben.
    [0005] Gelöst wirddie Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen.
    [0006] DerGegenstand des Anspruchs 1 weist die Vorteile auf, daß ein inder Halbleitertechnologie zu Verfügung stehendes Standard verfahrenangewendet werden kann, wodurch nur geringe Mehrkosten entstehen.
    [0007] VorteilhafteAusgestaltungen des Gegenstandes des Anspruchs 1 sind in den Unteransprüchen angegeben.
    [0008] DieErfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahmeder Zeichnungen in Form von schematischen Darstellungen von Isoliergrabenschnittenerläutert.
    [0009] Eszeigen
    [0010] 1 einenmit der SOI-Technologie in üblicherWeise hergestellten Isolationsgraben nach der Ätzung, Verfüllung und Planarisierung,
    [0011] 2 einenIsolationsgraben mit abgeschrägtenKanten, wie er in der Schrift US 2002/0025654 zu finden ist,
    [0012] 3 einenTeilschritt der erfindungsgemäßen Herstellungdes Isoliergrabens – nachder isotropen Ätzungder horizontalen Isollationsschicht und
    [0013] 4 einenTeilschritt der erfindungsgemäßen Herstellungdes Isoliergrabens – nachder thermischen Oxidation.
    [0014] In 1 istder bisher üblicheStand der Technik veranschaulicht. Auf dem Substrat (1)liegt die vergrabene Oxidschicht (2), über dieser die aktive Siliziumschicht(3), welche durch den mit Isolierschichten (4)und einer Füllung(5) versehenen Graben in die beiden Bereiche mit unterschiedlichenPotentialen (6) und (7) elektrisch getrennt sind.Bei Anlegen eines ersten Potentials an der "Insel" (6) gegenüber eines zweiten Potentialsin der "Insel" (7) bzw.im Trägersubstrat(1) kommt es an der Kante (15) aufgrund der Geometriezu einer Feldstärkeüberhöhung.
    [0015] DemStand der Technik gemäß der PatentschriftUS 2002/0025654 entspricht die Anschrägung der Kanten des Isoliergrabenswie es in 2, Detail (16) dargestelltist.
    [0016] EineAbrundung der Kanten der aktiven Bereiche (6) und (7)oberhalb des vergrabenen Oxids zur Vermeidung von Feldstärkespitzenkann wesentlich einfacher durch eine nach der Grabenätzung folgendeisotrope Ätzender vergrabenen Isolationsschicht (2) erreicht werden,bei der es zu einer Unterätzung(12) unter den Schichten (6) und (7)kommt, siehe 3, wodurch bei der nachfolgendenthermischen Oxidation, bei der die Trenchisolationsschicht (13)erzeugt wird, siehe 4, der Kantenbereich (14)abgerundet wird. Bei Erzeugung der Trenchisolationsschicht (13)mittels thermischer Oxidation ist die Oxidationsrate an der Kante(15) deutlich höher alsan der Seitenfläche(13) und als unten an der Isolationsschicht (2).So kommt es zu einer Abrundung (14) der Kante am ÜbergangIsolationsgrabenseitenwand zur vergrabenen Isolationsschicht (2).Durch diese Vorgehensweise werden zwei Effekte erzielte Zum einenwird die sich in der Tiefe verringernde Oxidationsrate durch denOxidationsangriff von zwei Seiten kompensiert d.h. es entsteht eindickeres Oxid. Zum anderen erfolgt durch den beidseitigen Oxidationsangriffeine Abrundung der Siliziumkante (14).
    1 Trägersubstrat, „Handlewafer" 2 vergrabeneisolierende Schicht z.B. SiO2 „BuriedOxide" 3 aktiveSiliziumschicht „Devicewafer" 4 isolierendeSchicht z.B. SiO2 an der Grabenseitenwand 5 Füllschicht,ggf. leitend 6 aktiverSiliziumbereich auf Potential 1 7 aktiverSiliziumbereich auf Potential 2 8 Isoliergrabenseitenfläche 10 geätzter Isoliergraben 12 unterätzte vergrabeneIsolationsschicht 13 thermischesOxid zur Isolation auf der Grabenwand 14 durchthermische Oxidation abgerundete Kante im Übergang Grabenisolationsschicht – vergrabeneIsolationsschicht 15 Kanteaktive Siliziumschicht – vergrabeneIsolations schicht,ohne Eckenabrundung 16 Kanteaktive Siliziumschicht – vergrabeneIsolations schicht,mit abgeschrägterEcke
    权利要求:
    Claims (2)
    [1] Verfahren zur Erzeugung von dielektrisch isolierendenGräben(trenches) mit abgerundeten Kanten (14) der aktiven Siliziumschichtbereiche(6) und (7) im Übergang zur vergrabenen Isolationsschicht (2)von SOI-Strukturen, dadurch gekennzeichnet, daß nach der Ätzung desIsoliergrabens (10) eine isotrope Ätzung der vergrabenen Isolationsschicht (2)vorgenommen wird, bei der unterätzteGebiete (12) entstehen und anschließend eine thermische Oxidationzur Erzeugung der Isolationsschicht auf den Wänden des Isolationsgrabens(13) vorgenommen wird.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet,daß dievergrabene Isolationschicht eine SiO2-Schichtist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9799727B2|2017-10-24|Isolation trench fill using oxide liner and nitride etch back technique with dual trench depth capability
    US6319333B1|2001-11-20|Silicon-on-insulator islands
    US7667248B2|2010-02-23|Bulk FinFET device
    US5445988A|1995-08-29|Method for manufacturing a trench in a substrate for use in smart-power technology
    KR100540850B1|2006-02-28|얕은트렌치절연물을포함하는집적회로소자
    KR100996725B1|2010-11-25|변형된 디바이스 막을 구비한 실리콘-온-절연체 디바이스및 절연 산화물을 부분적으로 대체하여 상기 디바이스를생성하는 방법
    KR100226488B1|1999-10-15|Semiconductor device isolation structure and formation method
    KR100272987B1|2000-12-01|반도체장치및그제조방법
    US6429477B1|2002-08-06|Shared body and diffusion contact structure and method for fabricating same
    DE102004005506B4|2009-11-19|Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
    US5098856A|1992-03-24|Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
    US6468853B1|2002-10-22|Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
    US7984408B2|2011-07-19|Structures incorporating semiconductor device structures with reduced junction capacitance and drain induced barrier lowering
    CN101635277B|2012-07-11|为了无空隙的间隙填充制程的间隙壁外型塑造工程
    KR100563775B1|2006-03-24|게이트 컨택트와 비트라인 컨택트 사이에서 회로의 쇼트 가능성을 감소시키기 위한 메모리 셀 및 그 제조방법
    US5811315A|1998-09-22|Method of forming and planarizing deep isolation trenches in a silicon-on-insulator | structure
    US8716828B2|2014-05-06|Semiconductor device with isolation trench liner
    KR100354597B1|2002-09-30|디보트 없는 격리 소자 형성 방법
    US6174785B1|2001-01-16|Method of forming trench isolation region for semiconductor device
    US6737706B2|2004-05-18|Silicon on insulator device having trench isolation layer and method for manufacturing the same
    US6110793A|2000-08-29|Method for making a trench isolation having a conformal liner oxide and top and bottom rounded corners for integrated circuits
    US5496765A|1996-03-05|Method for manufacturing an insulating trench in a substrate for smart-power technologies
    CN100459155C|2009-02-04|垂直绝缘栅晶体管及其制作方法
    DE102004057237B4|2007-02-08|Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
    TWI517262B|2016-01-11|整合鑲嵌體鰭式場效電晶體與平面裝置於共同基板上的半導體結構及其形成方法
    同族专利:
    公开号 | 公开日
    US7989308B2|2011-08-02|
    US20080265364A1|2008-10-30|
    WO2005098936A1|2005-10-20|
    DE102004017073B4|2012-04-19|
    EP1735827A1|2006-12-27|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-10-27| OP8| Request for examination as to paragraph 44 patent law|
    2011-06-25| R016| Response to examination communication|
    2011-07-27| R016| Response to examination communication|
    2011-11-16| R018| Grant decision by examination section/examining division|
    2012-10-25| R020| Patent grant now final|Effective date: 20120720 |
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410017073|DE102004017073B4|2004-04-07|2004-04-07|Verfahren zur Erzeugung von dielektrisch isolierenden Gräbender SOI-Technologie für höhere Spannungen mit abgerundeten Kanten|DE200410017073| DE102004017073B4|2004-04-07|2004-04-07|Verfahren zur Erzeugung von dielektrisch isolierenden Gräbender SOI-Technologie für höhere Spannungen mit abgerundeten Kanten|
    PCT/DE2005/000618| WO2005098936A1|2004-04-07|2005-04-07|Erzeugung von dielektrisch isolierenden graeben der soi-technologie mit abgerundeten kanten fuer hoehere spannungen|
    EP20050732412| EP1735827A1|2004-04-07|2005-04-07|Erzeugung von dielektrisch isolierenden graeben der soi-technologie mit abgerundeten kanten fuer hoehere spannungen|
    US10/599,726| US7989308B2|2004-04-07|2005-04-07|Creation of dielectrically insulating soi-technlogical trenches comprising rounded edges for allowing higher voltages|
    [返回顶部]